가산증폭기 썸네일형 리스트형 [기초전자회로] 선형 연산 증폭기 회로 [기초전자회로] 선형 연산 증폭기 회로 1. 연산 증폭기 큰 전압이득, 큰 입력 임피던스(보통 수 Mega-옴), 작은 출력 임피던스(100V 이하)를 가진 소자이다. 기본적으로 (+), (-) 2개의 입력 단자와 하나의 이상의 출력 단자를 같는 차동 증폭기를 이용하여 구성된다. (+) 입력은 입력과 동상의 신호를 출력하고, (-) 입력은 입력과 역상의 신호를 출력한다. 2. 반전 증폭기 반전 증폭기(inverting amplifier)는 상수 이득을 갖는 증폭회로 중 가장 광범위하게 사용된다. 출력신호는 입력신호의 위상을 180°로 반전 시키고, 가장 접지에 의해 증폭기 입력단자의 전압이 0이고, 연산증폭기의 입력저항이 무한대이기에 연산증폭기의 입력단자로 전류가 들어갈 수 없다. 3. 비반전 증폭기 비.. 더보기 이전 1 다음
