[기초전자회로] JFET 특성

 [기초전자회로] JFET 특성

 

 

1. JFET 구조

 

접합 전계효과 트랜지스터(Junction Field Effect Transistor; JFET)는 채널의 전류를 제어 하기 위하여 역바이어스되는 접합으로 동작하는 전자소자로서 Drain과 Source가 연결된 물질에 따라 N채널 또는 P채널로 나뉘어진다.

 

 

o PNP 접합 구조 :　N형의 다수 캐리어인 전자가 그 채널을 주행하기 때문에 N 채널형

o NPN 접합 구조 : P층 영역의 다수 캐리어인 정공이 주행하기 때문에 P 채널형

 

 

2. JFET의 기본동작

 

① Source에서의 전자들을 끌어당기기 위해 Drain에 양의 전압(VDS)을 인가한다.

② Gate와 Source사이에 역방향으로 바이어스 되도록 전압(VGS)를 인가하여 JFET는 항 상 G-S간 PN접합이 역방향으로 바이어스되게 한다.

③ 음의 G전압을 갖는 G-S간의 역방향 바이어스는 N채널에 공핍영역이 생기게 함으로 써 채널의 저항을 증가시키게 한다.

즉, 채널의 폭은 G전압을 변화시킴으로써 제어되고 그것에 의하여 Drain 전류 ID의 크기를 제어할 수 있다.

⇒VGS가 증가하면 공핍층이 넓어져서 상대적으로 채널의 폭이 좁아지고(채널저항 증가) ID는 감소한다. VGS가 감소하면 공핍층이 좁아져서 상대적으로 채널의 폭이 넓어지고(채널저항 감소) ID는 증가한다.

3. VGS 값에 따른 Drain 특성곡성

 

VGG값을 조절하여 VGS가 음의 값으로 증가하도록 하면 ID는 VGS가 음의 값으로 증가할수록 감소하며, 또한 VGS가 커질 때 마다 JFET는 VP보다 작은 VDS값에서 핀치-오프점에 도달한다. VGS를 음의 값으로 계속 증가시키게 되면 궁극적으로는 드레인 전류가 0으로 되어 JFET이 차단 상태에 이르게 되는데 이때의 게이트-소스사이의 전압을 VGS(off)라 하며 게이트-소스 차단전압이라 부른다.