[기초전자회로] 공통 이미터 증폭기 설계

 [기초전자회로] 공통 이미터 증폭기 설계

 

1. 공통 이미터 증폭기

 

이미터가 신호 접지에 있으므로 증폭기의 입력 포트는 베이스와 이미터 사이, 출력 포트는 컬렉터와 이미터 사이이다. 따라서 접지 전위에 있는 이미터가 입력과 출력 사이의 공통 단자이며 이에 회로를 공통 이미터 증폭기라고 부른다. 공통 이미터 증폭기는 다른 증폭기에 비해 중간 정도의 입력 저항과 큰 전압 이득, 큰 전류이득, 그리고 큰 출력 저항을 가지며, 다단 증폭기에서 주로 중간 증폭단으로 사용된다. 그러나 고주파 특성은 밀러 효과로 인해 양호하지 않다. 또한 원하는 회로 전압과 전류를 얻기 위하여 전압 분배 바이어스를 사용한다.

 

* 실제적으로 완전한 쌍극성 트랜지스터 증폭기이다.

 

 

전압분배 바이어스 회로는 왜곡 없이 소신호를 증폭하기 위한 최적의 Q점을 확보한다.

 

위의 그림에서 살펴봤을 때,

 

결합 커패시터 CB는부하를 연결할 때 발생하는 Q점의 변동을 막는 역할을 한다.

이미터 안정화 저항(1.3kΩ)은 바이어스를 안정화 시키지만 교류신호에 대해 이득을 저하시키는 작용을 하고, 측로 커패시터 CE는 교류 신호에 대해 RE를 단락시킨 것과 같은 역할을 한다.

 

* 모든 커패시터와 직류 전원은 교류에 대해서는 단락회로와 같이 작용한다.

 

아래의 그림은 교류신호에 대한 이미터 공통 증폭기의 작동이다.

이는 교류 신호이므로 모든 커패시터를 단락으로 가정하고 본다.